瑞芯微嵌入式二面：项目架构、偶现 BUG 排查与外设驱动

《面试题目》

1. 详细讲解你的核心嵌入式项目，整体架构、软硬件方案，以及你独立负责的全部模块？
2. 项目开发过程中遇到的最棘手的偶现 BUG，说说你的完整排查思路、定位过程和最终解决方案？
3. 你的项目中用到了哪些外设驱动？是自研驱动还是基于原厂 SDK 修改？做了哪些适配优化？
4. 项目多任务/多中断运行场景下，有没有遇到资源竞态、数据错乱问题？具体如何解决的？

《参考解析》

1. 项目讲解按「一句话定位 → 架构分层 → 我的模块与产出」三段走：先说这块板子/这个产品解决什么问题、软硬件方案为什么这么选（主控型号、传感器与通信接口、RTOS 还是裸机或 Linux、为什么），再画一条数据链路（采集 → 传输 → 处理 → 输出）说明各层职责，最后落到自己独立负责的模块与可验证的结果（跑了多久不出错、采样精度、功耗或启动时间改善了多少）。面试官追问时最容易被戳穿的两处是「为什么选这个芯片」和「某段代码为什么这么写」，凡是简历上写了的都要能讲到寄存器或 API 级别。

2. 偶现 BUG 的排查思路要体现「先稳定复现，再缩小范围」：第一步把现象量化——多久出现一次、在什么条件下（上电冷启动、高低温、特定外设同时工作、跑多久之后），能构造出稳定复现就成功了一半；第二步把观测手段加上去，串口日志打时间戳、逻辑分析仪/示波器抓时序、必要时用 GPIO 翻转标记代码路径，用数据判断是硬件时序、驱动还是应用逻辑；第三步二分定位（关掉部分任务、屏蔽某中断、换单板对照），最后修复并做大循环压测回归。回答时务必说清「我一开始猜的是什么、什么证据否掉了它」，这类题面试官听的是推理过程，不是结论。

3. 外设驱动题的核心是把「自研」与「基于原厂 SDK」的边界讲明白：典型答法是分层——原厂 SDK 提供寄存器操作与基础框架，自己在上面写业务适配层（时序参数、上下电顺序、异常恢复、超时重传）。适配优化能讲的点通常集中在：时钟与分频配置带来的时序余量、把轮询改成中断或 DMA 降低 CPU 占用、加错误恢复与重试避免总线挂死后整机不再响应、低功耗场景下的唤醒与时钟门控、以及对接上层时的接口抽象（同一套接口适配不同型号传感器）。每一点都尽量配一个量化结果。

4. 多任务多中断下的竞态与数据错乱，要从机制讲到具体手段：共享资源（全局缓冲区、SPI/I2C 总线、外设寄存器、链表）被任务与中断同时访问是根源，中断里读-改-写被打断就可能丢更新。手段按粒度排——极短临界区直接关中断或屏蔽对应优先级，长一点用互斥量/信号量，生产者消费者用双缓冲或环形队列把数据搬运与处理解耦；同时注意中断服务函数里不能做耗时与可能阻塞的操作，标记位的读写要用 volatile 防优化，跨核或与 DMA 共享内存时要处理内存屏障与 cache 一致性（DMA 前后做 cache flush/invalidate）。最后补一句怎么验证：压测时打开断言与计数器，长时间跑不出错才算修好。