南芯嵌入式一面：Cortex-M 内核选型、编译链接与启动流程

《面试题目》

1. 简单介绍一下自己，重点说说做过哪些嵌入式相关项目？
2. 选型时你会怎么区分 Cortex-M0/M3/M4/M7 这类内核？
3. 什么是 RISC？和常见 MCU 用的指令风格有什么关系？
4. C 代码最终是怎么变成 MCU 能执行的机器码的？
5. STM32 上电后到 main 之前，大致经历哪些步骤？
6. 向量表里除了复位入口，你还关心哪些内容？
7. Cortex-M 里 MSP 和 PSP 有什么区别？什么时候会用到 PSP？
8. 中断到来后，硬件和软件分别做了什么，CPU 如何找到 ISR？

《参考解析》

1. 项目介绍：往「芯片 + 外设 + RTOS + 你的模块」这个结构上靠。 说明学校/工作背景和求职方向（偏 MCU、驱动、FreeRTOS），挑一到两个项目讲清芯片型号、用了哪些外设（UART/SPI/I2C/CAN）、有没有上 RTOS、你负责哪一层；每个项目按「问题—方案—结果」三段说，结果尽量带数字（通信丢包率、定时精度、功耗、连续运行时长）；最后补技术栈（C、寄存器/HAL、启动与中断、示波器和逻辑分析仪），并收束到岗位匹配（电源/充电类芯片的底层软件或应用固件）。这场面试的后续问题全部从这个介绍里长出来，所以别在自我介绍里放你不想被追问的技术词。

2. Cortex-M 内核怎么分。 M0/M0+ 是 ARMv6-M，指令集最小、成本和功耗最低，没有硬件除法、没有位带之外的丰富特性，适合简单控制和通信从机；M3 是 ARMv7-M，有硬件除法、成熟的中断与调试体系，经典控制核，没有 FPU；M4 在 M3 基础上加了 DSP 指令和可选的单精度 FPU，适合滤波、电机控制、音频这类带运算的场景；M7 是更深的流水线（双发射、分支预测）、带 I-Cache/D-Cache 和 TCM，主频高得多，适合复杂协议栈和较高算力。选型不只看内核：还要看主频、Flash/RAM 容量、外设种类与数量、功耗模式、封装、温度等级、供货与生态。加分的一句是「同主频下 M7 的 cache 会带来不确定性，硬实时路径要放 TCM 或关 cache 分区」。

3. RISC 与 Thumb。 RISC 的特征是定长/规整指令、load-store 架构（运算只对寄存器，访存单独用 load/store）、大量通用寄存器、单周期执行倾向，便于流水线和编译器调度。Cortex-M 用的是 Thumb/Thumb-2：16 位与 32 位指令混合，代码密度接近 8 位机、性能接近 32 位。对开发者来说，日常写 C，汇编只出现在启动代码、临界区（关中断）、上下文切换（PendSV 里保存/恢复寄存器）和极少数性能热点。理解 RISC 的实际意义是能解释「为什么某些操作要多条指令」「为什么要求对齐访问」「为什么位带操作能省一次读改写」。

4. C 代码到机器码。 预处理（宏展开、头文件包含、条件编译）→ 编译（C 转成中间表示再生成汇编，做优化）→ 汇编（助记符转机器指令，生成可重定位目标文件 .o，内含符号表和重定位信息）→ 链接（按链接脚本排布段：向量表、代码、只读数据、已初始化数据、未初始化数据、堆栈；合并同名段、解析跨文件符号、填绝对地址，输出 .elf 和 .map）→ objcopy 转成 .bin/.hex → 烧录后 CPU 按地址取指。能讲清 .map 里每个段的加载地址/执行地址，以及「为什么改一行代码会让某个函数地址变化」这类现象，说明这一层真的懂了。

5. 上电到 main。 硬件先从向量表的头两个字取初始 MSP 和复位入口地址（复位时 VTOR 指向默认地址，具体取决于芯片的 boot 配置/启动引脚），跳进 Reset_Handler；启动代码先做最基本的环境配置（SystemInit：时钟源与 PLL、总线分频、Flash 等待周期，有些芯片还要在这里使能 FPU），然后把 .data 段从 Flash 拷贝到 RAM、把 .bss 段清零，接着跑 C 运行时初始化（__libc_init_array，C++ 会在这里跑全局对象构造），最后调用 main。如果带 Bootloader：Bootloader 自己先走完这套流程，校验应用镜像（CRC/签名）、按需升级或回滚，然后关中断、设好新的 MSP、把 VTOR 指向应用的向量表、跳到应用的复位入口。追问常到「为什么跳转前要关中断、为什么要重设 VTOR」——中断向量还指着 Bootloader 的表，跳过去之后一旦来中断就会跑错地方。

6. 向量表里还关心什么。 除了复位，异常入口有 NMI、HardFault、MemManage、BusFault、UsageFault，系统服务有 SVCall、PendSV、SysTick（RTOS 的上下文切换和时基全靠后两个），再往后是按芯片手册顺序排列的外设 IRQ（对应 NVIC 的中断号）。表里存的是入口地址，Thumb 状态下地址最低位为 1。工程上还要知道：向量表要按芯片要求对齐（常见 128/256/512 字节）；可以通过 VTOR 重定位（IAP 升级、双区切换常用）；没用的中断最好填一个死循环或默认处理函数而不是 0，跳到 0 地址的行为很难查。

7. MSP 与 PSP。 MSP 是主栈指针，复位后默认使用，Handler 模式（所有异常/中断）永远用 MSP；PSP 是进程栈指针，Thread 模式可以通过 CONTROL.SPSEL 切到它。RTOS 的用法是：内核和中断用 MSP，每个任务用自己的栈（PSP），任务切换时在 PendSV 里保存/恢复 PSP 和寄存器。双栈的好处很实际——任务栈溢出时先踩坏的是任务自己的数据，不会立刻把中断栈和内核数据结构一起毁掉；而且任务栈可以按需分配大小。异常入栈时硬件会压到「当前正在用的那个栈」，EXC_RETURN 的值会记录当时用的是 MSP 还是 PSP，返回时据此恢复。

8. 中断到来时发生了什么。 硬件侧：外设置中断标志 → NVIC 按抢占优先级仲裁（同优先级按子优先级和中断号，支持尾链和迟到优化）→ CPU 自动压栈 8 个寄存器（R0–R3、R12、LR、PC、xPSR，共 32 字节）→ 从向量表取 ISR 地址（VTOR + 4 × 异常号）跳转。软件侧：ISR 里清外设标志（不清会反复进中断）、取走数据或给信号量/队列、记录时间戳，然后把耗时逻辑留给任务；返回时执行 BX LR（LR 里是 EXC_RETURN），硬件自动出栈恢复现场。加分点：尾链让连续中断不必重复出栈入栈；中断里调用 RTOS API 必须用 FromISR 版本，并且要按需触发 PendSV 让高优先级任务在中断返回后立刻抢占；临界区关中断的时间要能报出上限，因为它直接叠加到所有中断的响应延迟上。

整体提示： 这一场的题目看着基础，但每一题都能往下追两层（向量表 → VTOR → Bootloader；MSP/PSP → PendSV → 任务切换）。准备时把「启动流程 + 中断机制 + 链接脚本」这三块连成一条线，基本就能接住所有追问。