面灵AI→

新芯 PIE 面经:一面专业八问,二面动机与抗压

轮次
一面+二面
时间
2026-10
来源
牛客网

《面试题目》

一面

  1. 自我介绍。
  2. 介绍你的科研课题。
  3. 相关性分析里,相关系数多少可以认为是强相关?
  4. 介绍一下 SPC 里的 6 西格玛标准。
  5. DOE 实验里需要考虑哪些因素?讲一下 DOE 的实验设计原则。
  6. 介绍一下 PIE 分析问题的 5why 理论。
  7. 说一下半导体制造的流程。
  8. WAT 测试和 CP 测试的区别是什么?

二面

  1. 为什么来武汉?为什么选新芯?
  2. 你硕士课题里最大的难点是什么?
  3. 加班、24 小时 on-call 能接受吗?
  4. 你理解的 PIE 要承担什么职责?
  5. 看简历你的课题和半导体不相干,为什么要来半导体?

《参考解析》

相关系数的强弱判定要给出阈值,并说清它管不了什么。 工程上常用的口径是按绝对值分档:|r| ≥ 0.8 强相关、0.5~0.8 中度相关、0.3~0.5 弱相关、< 0.3 基本不相关(不同教材把强相关的门槛放在 0.7 或 0.8,答的时候把口径说出来即可,别只报一个数)。更重要的两点补充:一是相关不等于因果,两个参数同步变化可能同时受第三个因子驱动,工艺上要区分「相关」和「可用来调机台的杠杆」;二是 r 只度量线性关系,抛物线型的强依赖会算出接近 0 的 r,同时样本量太小时不显著,要看置信区间和 p 值。能主动提这两条,比背阈值更能体现你真的用过它。

SPC 与 6 西格玛是两件事,别混着答。 SPC 的核心是控制图:用 ±3σ 控制限把过程的「普通原因波动」和「特殊原因波动」分开——点落在控制限内且排列随机,说明过程受控,此时不要去调机台(越调越乱);出现连续 7 点上升、超出控制限、链状或周期排列这类判异模式,才说明有特殊原因需要查。6 西格玛讲的是过程能力:Cp = 规格宽度 /(6σ),只看波动不看偏移;Cpk 同时考虑偏移,衡量过程中心偏离规格中心的程度。规格上下限之间正好容纳 ±3σ 时 Cp = 1,对应合格率约 99.73%、不良约 2700ppm;六西格玛水平折算成 DPMO 是 3.4(考虑长期 1.5σ 漂移),这是「6 西格玛」这个名词的由来。PIE 日常用 SPC 监控机台与参数,用 Cp/Cpk 判断这道工序有没有能力满足规格。

DOE 要答出三要素、三原则和几种常见设计。 实验前先明确三件事:因子(哪些可调参数,如温度、时间、气体流量)、水平(每个因子取几个值)、响应(要优化的指标,如膜厚均匀性、缺陷密度),还要识别噪声因子并决定怎么隔离。设计的三条基本原则是随机化(打乱实验顺序以抵消时间漂移)、重复(同一条件多跑几次以估计误差)、区组化(把不可避免的差异如不同机台、不同批次放进区组)。常见设计从简到繁:全因子实验能估出全部主效应与交互作用但实验次数随因子数指数增长;因子多了改用部分因子或正交表,用最少的次数筛出显著因子(代价是部分交互作用混杂);找到显著因子后用响应面(RSM)做爬山,逼近最优参数。PIE 用 DOE 的场景通常是良率或电性参数优化,回答时把「先筛选、再优化」的两阶段讲出来就很完整。

5why 是根因分析工具,关键是每一层都要有事实支撑。 做法是沿着一条因果链连续问「为什么」,从现象(某批次良率掉了 3%)追到可执行的根本原因(例如清洗槽的流量计漂移导致残留)。要点有三:一是每一层的答案要用数据或现场确认去验证,凭印象猜出来的链条会直接跑偏;二是不要停在「操作员疏忽」这类人的层面,要再追问「为什么这个疏忽没有被防呆挡住」,根因通常落在流程或设计上;三是配合鱼骨图(人、机、料、法、环、测)先做广度发散,再挑最可能的支路做 5why 深度下钻。PIE 每天处理的就是良率异常,能把「现象—排查—根因—闭环」讲成一条线,比背定义有效。

半导体制造流程与 WAT、CP 的区别。 主流程可以按「衬底 → 氧化 → 光刻(涂胶、曝光、显影)→ 刻蚀 → 离子注入 → 薄膜沉积(CVD/PVD)→ CMP 平坦化 → 金属化 → 测试」讲,其中光刻、刻蚀、沉积、注入、CMP 反复循环几十次,一层层搭出器件与互连;PIE 的角色是横跨所有模块做整合,盯电性与良率、定位失效模块、推动模块工程师改善。WAT(Wafer Acceptance Test,也常叫 PCM)在晶圆的测试结构或划片道上做电性测试,测 Vt、Idsat、Rs、击穿电压这类参数,判断工艺本身是否达标,属于工艺监控;CP(Chip Probing)在整片晶圆上对每颗 die 做功能与电性测试,用探针卡接触 pad,输出每颗芯片的良品或不良以及 bin 分类,属于产品筛选。顺序上 WAT 在 CP 之前,一个是「工艺好不好」,一个是「这颗芯片能不能要」。

二面考的是动机与稳定性,转行问题不要答成认错。 「课题和半导体不相干」这种题,标准解法是先承认差异,再给可迁移能力:材料/物理/化工背景带来的实验设计与数据分析能力(DOE、SPC、统计判定)、器件物理与工艺原理的自学进度、以及读文献、定位问题的工程习惯;再加一层主动补课的证据——看过哪些教材与公开课、做过什么相关的仿真或小项目。为什么来武汉、为什么选新芯要给出具体理由(武汉的存储与特色工艺产业布局、公司所在的产品方向与自己的课题交集、给出的培养路径),不要用「平台好、稳定」这类任何公司都能套的话。加班与 24 小时 on-call 是产线岗位的真实工作方式,如实回答即可,但要表达出你理解它意味着什么(轮班响应、异常随时处理、以片子和良率为先),而不是简单说「能接受」。