某医疗公司 硬件 一面面经

《面试题目》

实习项目

1. 做一下自我介绍。
2. 介绍你实习的主要工作。
3. 两个小板卡是独立设计还是在别人基础上修改？
4. 电源纹波达到了什么水平？
5. PMIC 上电时序如何测试？
6. 简历写的测试 LCD 终端各路电源纹波，做了哪些具体工作？
7. 上电时序相关问题你做了哪些排查，遇到过什么上电时序问题？
8. 遇到过哪些信号方面的问题？
9. 串口、SPI、I2C 测试遇到过哪些问题？
10. 信号过冲、振铃如何解决？
11. 不加串阻、只加上拉电阻会有什么问题，怎么考虑？
12. I2C 上拉电阻工程常用 4.7K，你项目用到 1K，是什么原因造成的？
13. 介绍你独立设计两块板卡的整体架构、元器件使用。
14. LD 正负信号是否需要滤波？
15. 小信号源滤波用低通还是高通、Π型滤波器？
16. 低通滤波器选型时截止频率考虑多少？
17. 假设激光器频率 100K，低通滤波器截止频率选多少？
18. 两块板卡 MCU 是如何选型的？
19. 两块板卡里有没有自己独立选型的元器件？

高速项目

20. 介绍自己做的项目。
21. 板子是独立设计还是在开发板基础上修改？
22. 为什么选用 PMIC，什么时候选用 DCDC？
23. PMIC 集成时序不满足项目要求该如何处理？
24. 自己搭建上电时序会怎么考虑？
25. 板子做了哪些 EMC 相关设计？
26. 12V 输入如何控制共模干扰？
27. 电感和磁珠的区别？
28. 晶振选型有什么考虑？
29. 晶振 PCB Layout 有哪些注意要点？
30. USB 差分阻抗是多少？
31. MIPI 部分项目用差分 120 是什么原因？
32. EMMC 使用的频率是多少？
33. DDR 挂了几片？
34. DDR 了解哪些拓扑结构？
35. DDR T 型拓扑存在 stub，如何优化信号质量？
36. MIPI 部分是外接屏幕还是只做接口，有没有测试？
37. USB3.0 有没有做 PD？
38. PCB 设计中阻抗控制有哪些要点？
39. 高速信号跨电源域、换层要考虑哪些点？
40. 是否了解半地孔？
41. 板子器件布局如何考虑？
42. 音频模拟信号和高速数字信号如何做分割处理？
43. 板子上电时序遇到过什么问题？
44. 板子阻抗测试是怎么做的，遇到过什么故障？
45. 板子的 EMMC 做了哪些处理？

《参考解析》

1. 电源纹波怎么答：给数字要给条件——测的是什么电源轨、负载多大、带宽限制多少（常见 20 MHz 带宽限制）、探头怎么接（尽量用弹簧地环而不是长地线，否则量到的是环路的辐射耦合）。纹波来源分开关纹波（跟开关频率同频）和噪声尖峰（来自开关沿和寄生），对策是输出电容组合（大容量 + 小 ESR 的陶瓷）、增加 LC 后级滤波、优化布局缩小功率回路面积、必要时加磁珠或共模电感。工程上先用示波器把”能不能测准”解决掉，再谈优化，否则改了半天都是在改测量方法。
2. PMIC 上电时序的测试与设计：测试要点是同时看多路电源的上升过程与使能信号，用多通道示波器抓各路 EN 和输出电压，确认上下电顺序、每路之间的延时、上电斜率是否满足器件手册要求（很多芯片要求 IO 电源不能早于核心电源）。PMIC 集成时序不满足项目要求时，常见做法是换更灵活的 PMIC、用 GPIO 或外部时序控制芯片改写 EN 顺序、把某一路从 PMIC 拆出来单独用 LDO/DCDC 加 RC 延时控制。自建时序要额外考虑上电与掉电两个方向、复位释放时机、以及异常掉电时的可控性。
3. 过冲、振铃与端接：过冲和振铃本质是阻抗不匹配引起的反射。串阻接在驱动端，起阻尼和限流作用，能压住上升沿、降低振铃，代价是边沿变缓、时序裕量变小；上拉电阻改变的是直流电平与驱动能力，对反射基本无效，只加上拉而不加串阻，快沿带来的过冲依旧存在，还可能因为上拉加大灌电流。工程上小串阻（22~33Ω）是最省事的第一选择，另外还可以缩短走线、做好参考平面连续、必要时在接收端做端接。
4. I2C 上拉阻值与滤波器选型：上拉阻值由总线电容和上升时间要求决定——阻值越大上升沿越慢（可能超出 I2C 规范的最大上升时间），越小则静态功耗与灌电流越大。常用 4.7K 是标准模式、总线电容几百 pF 下的折中；做到 1K 通常是因为总线挂的设备多、走线长导致等效电容大，或者需要更高的速率（快速/高速模式）来把上升时间压下来，代价是功耗上升、低电平灌电流要重新核算 VOL。滤波器选型的核心是先确定要滤掉什么：小信号源一般用低通抗高频噪声，Π 型（电容-电感/电阻-电容）插损更大但要考虑插入损耗对信号的衰减和阻抗匹配。截止频率取在有用信号带宽之上、噪声频段之下，例如激光器调制频率 100K，截止频率取几百 K 到 1M 量级就能兼顾边沿和抗噪，具体还要看波形保真度要求。
5. EMC、共模干扰与器件选型：12V 输入控共模干扰的常规手段是在输入串共模电感（绕法要保证差模电流不饱和）、加 Y 电容给共模电流提供回流路径、做好机壳地与信号地的分割、必要时加 TVS 与 π 型滤波，同时检查电缆和连接器的屏蔽与接地。电感和磁珠的区别要分清：电感以储能和滤波为主，关注额定电流与饱和特性，适合电源滤波；磁珠是高频损耗型元件，把高频能量转成热消耗掉，适合信号线上抑制高频噪声，但它有直流电阻和额定电流限制，用错位置会压降过大或饱和失效。
6. DDR 拓扑与高速走线：DDR 常见拓扑是点到点（单片直连）、T 型（分支等长，适合低速或两片对称布局）和 fly-by（菊花链，配合读写平衡和内部延时补偿，是 DDR3/4 的主流）。T 型的分支点会形成 stub，导致反射和阻抗突变；优化办法是尽量缩短分支长度、在分支点做阻抗匹配、改用 fly-by 拓扑或加片内/片外端接，并严格控制等长与参考平面完整。更一般的高速要点是：阻抗控制按叠层和线宽算准（USB 差分 90Ω、MIPI 常见 100Ω，用 120 通常是特定链路的匹配要求）、跨电源域或换层时保证有连续的回流路径和伴随地孔、避免跨分割，音频等模拟小信号与高速数字区域做物理分割并单点接地，减少数字噪声耦合进模拟链路。