CVTE 硬件研发一面与 HR 面：PCB 与电源八股

《面试题目》

1. 选一个最熟悉的项目介绍，有什么难点？
2. PCB 怎么布局？外接晶振电容怎么选择、晶振怎么布局？
3. PCB 板子小、做不了模块分区，怎么让高速信号噪声减小？
4. 打过几块板子？
5. IIC 和 SPI 的区别、优劣？
6. 为什么 IIC 用开漏输出？开漏输出设计要注意什么？常用上拉电阻多大、怎么选阻值？
7. 有哪些二极管？它们的区别、应用、原理，分别工作在伏安特性曲线的哪些区域？
8. 1A 电流通常布线多少 mil，怎么考虑的？
9. GPIO 模式有哪些？
10. 整块板子怎么供电？
11. 纹波怎么测？示波器怎么设置？为什么？
12. 测 100M、10M 信号，示波器带宽设置多少？测电压探头和纹波探头一样吗，了解过纹波探头吗？
13. 画 boost 电路图并解释原理
14. 开关导通的时候负载靠什么供电？
15. 为什么 boost 能实现升压？根据能量守恒定律怎么实现 5V 升 12V？
16. 为什么选择嵌入式硬件？
17. 期望工作地点、工作薪资、加班看法
18. 反问
19. 在项目里的主要职责是什么？
20. 最看重公司的哪些方面？
21. 遇到的压力、挑战，怎么解决？
22. 焊接过的最小封装单元？
23. 最近除了外部驱动，有什么是自己主动学习的知识？最近读了哪些书？
24. 未来十年的理想状态？
25. 意向地点？
26. 秋招什么进展了，有哪些正在推进的公司？
27. 寒暄：从哪来的，吃饭没有

《参考解析》

IIC 为什么用开漏输出、上拉电阻怎么选

IIC 的 SDA 和 SCL 是双向线，多个主从设备挂同一条总线上。如果用推挽输出，一个器件拉高、另一个拉低就会形成电源到地的直流通路，轻则灌电流过大、重则烧管脚；开漏只能拉低、拉高交给上拉电阻，天然实现「线与」逻辑，任何一方拉低总线就是低电平，不会打架。

开漏设计要注意：一是上升沿靠上拉电阻给总线电容充电，t_r ≈ 0.8473 × R × C_bus，总线电容上限 400 pF，容性负载越大电阻就要越小；二是电阻越小静态功耗越大，因为总线空闲时电流会持续流过上拉电阻，还要满足器件 3 mA 左右的灌电流能力；三是上拉电压决定总线电平，混压器件要选合适的 Vcc 或者做电平转换；四是不能用普通推挽 GPIO 直接并联到 IIC 总线上。

阻值选择按速率来：100 kHz 常用 4.7 kΩ 到 10 kΩ，400 kHz 常用 2.2 kΩ 到 4.7 kΩ，Fast Mode Plus 甚至到 1 kΩ 以下。实际取值要先估总线电容（走线加器件引脚，大致每米 50 pF 量级），用上面的公式验算上升时间是否满足时序要求，再用示波器看波形圆角确认。

Boost 升压原理

拓扑是输入电压接电感，电感另一端接开关管到地，开关管节点再经二极管接输出电容和负载。开关导通时电感两端加输入电压，电流线性上升，把能量存进磁场里，此时负载靠输出电容供电，二极管反偏、输入和输出隔开；开关关断时电感电流不能突变，电感感应出与输入同向的电动势，和输入电压叠在一起经二极管给输出电容充电，所以输出高于输入。

理想占空比关系是 Vout = Vin / (1 - D)，把 5V 升到 12V 需要 D ≈ 58%。实际设计要挑电感（饱和电流要大于峰值电流，否则饱和后电流飙升）、选低 ESR 的输出电容、注意二极管的耐压与反向恢复、以及环路补偿和开关频率带来的损耗。追问「负载靠什么供电」答输出电容，追问「为什么能量守恒」就落到电感储能公式 ½LI² 与每周期传递的能量上。

纹波怎么测、示波器怎么设置

纹波是几十毫伏到几百毫伏量级的小信号，测量方法比仪器更重要。正确做法：用示波器探头的弹簧地针（不要用长鳄鱼夹地线，地环路会把开关噪声耦合进来），探头打在 1X 档降低衰减带来的噪声，耦合方式选 AC 滤掉直流分量，带宽限制打到 20 MHz 滤掉高频噪声，时基和垂直档位调到能看清纹波细节，触发用边沿触发并稳定显示。测量点跨在输出电容两端，尽量靠近负载。还可以用同轴电缆加隔直电容的专用纹波探头测，普通电压探头测不出真实的纹波。

带宽设置要匹配信号：测 100 MHz 信号带宽至少是它的 2 到 3 倍，一般按 3 到 5 倍选择，测 10 MHz 则 100 MHz 带宽足够；如果只是看纹波，反而要主动限制到 20 MHz。

高速信号与电流布线

1A 电流布多少 mil 没有固定答案，取决于铜厚、允许温升、走线长度和内外层。按 IPC-2221 的经验值，1 oz 铜厚的外层走线，1A 大约 20 mil 就能把温升控制在 10℃ 以内，内层散热差要更宽（约 30 mil 上下），实际工程上习惯留足余量或直接铺铜。判断依据是查表或用电热类比公式，核心是控制电流密度，同时考虑压降（长走线要按 R = ρL/(W·t) 估算）。

板子小、做不了模块分区时，降噪靠这几招：先保证有完整的地平面（不要被走线割裂，高速信号走线下方有连续参考平面），关键信号尽量走内层加包地，时钟和高速线远离模拟和电源部分，电源用星型或者分区域铺铜加去耦电容，接口处加共模电感或 TVS，必要时降低信号速率或做端接匹配。

二极管与 GPIO

二极管按用途分：整流二极管（低频大电流，工作在正向导通区）、快恢复和肖特基二极管（开关电源续流，肖特基正向压降低但反向漏电大、耐压偏低）、稳压二极管（工作在反向击穿区稳压）、变容二极管（反偏，电容随电压变化，用于调谐）、发光二极管（正向导通发光）、开关二极管、TVS（反向击穿钳位做浪涌防护）。回答时要能指出各自工作在伏安特性曲线的哪一段。

GPIO 模式分输入（浮空、上拉、下拉、模拟）和输出（推挽、开漏），以及复用功能（复用推挽、复用开漏）。要点：浮空输入在悬空时电平不定、功耗大；模拟输入用于 ADC/DAC；推挽输出能主动拉高拉低但不可线与；开漏输出需要外部上拉；复用模式由外设控制输出。STM32 的配置寄存器里这几种模式的组合是常见考点。